【CNMO新闻】随着先进制程不断推进，以及AI、大数据、云计算等一系列新技术的快速发展，数字电路的处理能力越来越强，电路规模越来越大，对大规模数字芯片的需求也越来越多。因此，如何加速大规模数字电路设计就成为了业内芯片设计企业关注的焦点。
作为芯片产业的根技术和硬科技，EDA和IP在大规模数字电路设计中发挥着不可替代的作用，也是集成电路技术发展的重要助推器。其运用的好坏，决定着一个芯片设计公司的开发效率，还影响着产品质量和最终性能，因此优秀的芯片公司与EDA和IP企业之间相互成就，彼此激励。
因此，在大规模数字电路设计面临挑战的当下，EDA和IP如何协同发力才能更好地满足芯片设计企业面对新应用、新市场和新技术时的复杂需求，持续为本土芯片产业升级提供强大动力呢？带着这个问题，半导体行业观察采访了两位资深的行业老兵——思尔芯董事长兼CEO林俊雄先生和芯动科技董事长兼CEO敖海先生，和大家畅谈加速大规模数字电路设计的那些事儿。
以下为采访实录：
Q1：在大规模数字电路设计中，EDA和IP分别扮演什么角色？他们之间相互的关系和互动是如何影响整个芯片设计过程的？
林俊雄：EDA和IP的目的都是一样的，帮助客户开发出更高效能、更低功耗、更低成本、更有竞争力的芯片产品。区别在于实现方式，EDA工具是通过自动化以及更好的算法来达到优化 PPA 的目的，而 IP 通常是利用设计模块的复用性来帮助客户缩短设计时间。EDA + IP可以达到更好的效果。以搭积木举例，常规的芯片设计就像用小积木搭建小的建筑，而利用EDA+IP像用更大的积木来盖更大的房子。同时，这个大积木的质量已经做过充分验证，搭出来的房子不仅规模大，品质也更有保障。
敖海：芯片设计搭积木的过程中，EDA是提前进行数字化验证的平台工具，而IP就是其中的可复用模块组件。通过EDA工具+IP组件的自由组合，客户能够实现工具的流程化、验证自动化和设计自动化。EDA和IP供应商的共同点就在于赋能客户尽快把产品做出来，区别就是术业有专攻。像思尔芯这样的EDA 公司，除了提供原型验证、硬仿等快速敏捷开发平台和工具之外，还可以搭配外部子卡，构建客户真实使用场景。芯动科技则是提供DDR、USB、HDMI等各种和先进工艺绑定的高速接口IP，一部分数字逻辑放在思尔芯的原型验证系统上，一部分非数字逻辑可以作为物理接口、物理芯片，和思尔芯的整体方案搭配，并在仿真过程中提供完整的库作为支持。
理论上，EDA和IP是两个不同的供应商，拥有不同的技能，但从大型数字电路设计的角度来说，适应客户对完整技术支持服务的需求，我们打造的这种生态合作关系就提前给客户做了适配，帮助客户少走弯路，并且通过分享我们的经验来帮助客户缩短开发周期，提高生产力。对于大规模数字设计来说，我相信这是一个非常好的组合，也相信未来这样的组合必要性会越来越高。
Q2：从目前的行业现状来看，市场上有的公司提供EDA+IP的综合性服务，也有很多公司专注于单一的领域，仅提供EDA或者IP，那么这两种商业模式在实际应用中各有什么优势和限制呢？
敖海：正如我前面所提到的，EDA和IP公司的共同点就是服务同一类客户，我们的专业能力基本上能做到无缝对接。有些公司的业务能覆盖两者，其耦合点也是在于能共同服务一类客户。所以我认为EDA公司、IP公司是独立的还是综合在一起的，并不是那么重要，重要的是双方有没有协同性，有没有经验和能力真正帮到客户。
Q3：思尔芯作为国内首家数字 EDA 供应商，如今即将迎来成立20周年，公司目前的发展现状和主要成就有哪些？以及在数字EDA领域思尔芯在哪些技术和服务方面展现出了特别的专业性和创新性？
林俊雄：思尔芯早期是从单点工具原型验证起家，从3、4年前开始，通过自主研发、重大政府项目的成果转化，以及并购、技术引进等方式，目前已经组成了一个非常强大的研发团队，也完成了前端设计和验证工具的主要工具链，包括架构设计、软件仿真、硬件仿真、原型验证、数字调试，还有 EDA 上云相关的一些工具和服务等等。我们在全球拥有600多家客户，这个数量应该是国内第一的，我们的国外客户包括Intel、索尼、三星等，国内前十的半导体设计公司中也有7家是我们的客户。
我们的工具可以按照不同的组合满足客户项目在不同设计阶段的需求，包含从 IP 开发开始，到 SoC 集成、软硬件集成、软件开发、系统调试、系统验证等。通过使用我们的通用数字电路调试软件和丰富的验证 IP 以及外置应用库，我们可以建立统一的设计验证与调试环境，确保在同一个芯片项目中，不同的团队都能够高效地协作，提高整体开发的效率。
Q4：芯动科技作为一家一站式IP和GPU领军企业，也已拥有17年的行业经验，芯动在IP领域的主要研发方向有哪些？主要关注哪些特定的赛道和市场需求？
敖海：芯动科技成立至今已经和包括台积电、三星、中芯国际、华力、Global Foundries、UMC等在内的主流晶圆厂都建立了密切合作，创造了200多次流片纪录。在接口领域我们拥有一系列具有竞争优势的IP组合，诸如全球唯一的高端HBM2E/HBM3组合以及GDDR6X/GDDR6高带宽设计，LPDDR5X/ LPDDR5 Combo也达到了10Gbps的速度，DDR系列产品实现了全球最高性能和最全覆盖，做到全球领军。
总而言之，芯动科技是先进工艺一站式的IP提供商，我们希望为客户提供各种硬化服务，提供一站式IP以及各种封装、驱动、验证和系统量产解决方案，帮助客户加速设计流程。整套服务体系过程中，我们跟思尔芯有非常强的无缝对接，一旦客户使用了思尔芯的平台+芯动的IP，我们能提供测试片、测试板和相关的解决方案来让我们双方的EDA、IP和FPGA组合达到便捷开发的能力。未来，我们也会加强在先进工艺大芯片上的投入，为客户提供更加完整高效的服务体系。
Q5：思尔芯和芯动科技为何选择生态合作？在面对各自领域的强势地位时，这种合作带来的相互增值和市场优势有哪些？
林俊雄：我们双方合作的主要原因还是有大量的客户重叠，例如君正，他们利用我们的 EDA + IP组合，大大缩短了整个验证周期，提高了整体效率。那我们合作可以分成几个层面：
第一个层面是单个 IP 的部分，主要是接口 IP，比如PCIe，Memory等，芯动的这些IP大部分已经在思尔芯的工具上验证过了，并且在我们的原型验证系统上也都有参考设计。所以当客户使用时，不需要从零开始，只需要关注如何跟自己的设计做整合。国内的大部分芯片设计公司已经采用了思尔芯的原型验证，，这时候接入芯动的IP，衔接就非常快。举个例子，最近有家自动驾驶的客户，他们在选IP的时候，PHY和Controller部分的兼容性问题困扰了他们非常久，最后我们在原型验证平台上为客户提供参考设计，为客户解决了适配问题，从而节省了很多时间。
第二个层面是在应用领域，比如说IoT，客户可以根据自己的需求，组合我们的产品，然后自己重新设计，在很短时间内就可以重新搭建，利用我们原来的验证架构，就可以完成充分的验证，并开始开发软件，做系统的整合，这方面我们也有非常多的客户案例。
第三个层面是在设计的更前端，比如在架构设计的时候，因为现在大规模设计的复杂度非常高，在还没有做RTL设计之前，客户就需要做大量的性能评估、器件和IP选型。我们的工具中已经整合了很多芯动科技的IP，让客户在很早期就能模拟搭建SoC的过程。思尔芯的架构设计工具还可以和我们其他验证工具整合，在设计过程中帮助客户从高阶的模型一步一步移植到软仿，最后移植到原型验证中，在投片之前就可以把整套系统级的设计全部做完。
敖海：林总介绍的非常全面，我再补充几点：
第一，FPGA大型芯片的开发需要确保敏捷开发平台有非常高的逼真度，在软硬件方面都要能够和真实的流片对齐。芯动有大量的成功流片经验，思尔芯有大量软仿、硬仿的验证接口，把双方的工具库和产品库搭配在一起，能够形成更加完整的经验，以应对芯片功能和接口的复杂化，帮助客户少走弯路。
第二，我们积累的大量经验能帮助客户缩短开发周期，更快完成芯片集成、系统验证。以传统流程体系为例，芯片设计企业买一个IP，回去看datasheet，然后把它玩转，最后量产、封装，完成这一套工作需要很多的人力和时间，并且不是百分百成功的。而通过我们IP和EDA合作的一站式服务，在软硬件配置过程中搭好敏捷开发平台，打通大家交流的窗口，赋予客户更强的经验值，并且给客户充分的试错机会，从而开发出来更有竞争力的产品。
第三，国产生态以前是比较弱的，现在我们服务客户的核心就是要积极解决客户的痛点，比如把所有IP处理器和相关复杂系统打包提供给客户，并且把我们的原型验证平台用软件/硬件、IP硬核/软核的模式呈现给他们。对此，我们提前做了大量的适配，这些经验对于客户会非常有价值。未来，我们希望这种生态合作的体系能够越来越大，比如思尔芯把平台的极限开拓到64个甚至128个FPGA的组合，实际上这个组合我们已经在合作过程之中了，将对未来GPU、NPU、CPU开发有巨大的助力。
Q6：针对Chiplet这个特定的应用领域，思尔芯和芯动是如何协作的？双方的合作给整个芯片产业带来了哪些显著影响？
林俊雄：我们和芯动在Chiplet方面的合作优势主要有两点：
第一点是架构设计上，Chiplet是复杂性很高，在设计早期就要提前做架构设计、后端设计、物理实现等方面的考量。在这方面，我们的架构设计工具跟芯动的UCIe等IP可以很好地组合成为设计方法学，帮助客户在早期判断他的设计是否适合其应用场景。
第二点，Chiplet本身的设计也是需要充分验证的。其实Chiplet可以理解为一个更大的IP，如果我们刚刚讲的EDA + IP是用小积木来搭建房子，那EDA+Chiplet就是用大积木来搭建房子了。在这方面，我们跟芯动的合作带来的诸多优势和好处又得到了进一步放大，比如刚刚提到的原型验证平台，客户不需要从零开始，而是可以很快完成他的设计。
敖海：正如林总所说，Chiplet是一个大积木，需要去组合。在设计过程中我们不能盲人摸象，而是要从系统架构的角度和硬件评估的角度把Chiplet 的组合提前适配好。芯动的Innolink Chiplet采用了DDR模式，端到端连线可以直接通过GPIO在FPGA上进行互联，只需要调整频率就可以完成整个Chiplet在总线整体协议方面的全套仿真、验证和硬仿的工作，因此功耗很低。而且我们在思尔芯的FPGA里面，已经实施了Chiplet的硬化模块，通过FPGA与FPGA互联，能够完整的仿真整个Chiplet的总线功能。同时我们还有另外一个模式，就是两套平台之间可以通过Chiplet PHY芯片进行互联，可以是低速模式的FPGA与FPGA，也可以是高速模式的FPGA体系与FPGA体系，这套体系都可以通过思尔芯的EDA工具进行集成。在Chiplet领域，我们不但提供多种互联方式，也给客户提供大量互联的可定制化协议能力，并且已有很多成功经验能帮助到大家把芯片组合的风险降到最低。
举个例子，在做GPU等大型芯片的过程之中，可能涉及到很多内核的数据交换，期间出现卡顿或者相关协议方面的性能问题会影响整体的性能评估。通过传统的仿真可能需要很多时间，但通过我们和思尔芯共同打造的这个平台可以快速实现这一步的跨越，这种可组合的Chiplet和可组合的平台放在一起就给客户提供了大量敏捷开发的能力和domain knowledge的深度，并且得到相对应的服务兜底，无需担心Chiplet理解和风险问题。
我们很高兴看到，Chiplet未来将会成为我们双方组合的强大优势，Chiplet和大型芯片、大型FPGA组合的绑定也是未来的市场趋势。
Q7：最后，两位嘉宾可否分别展望一下，鉴于目前的技术发展和市场的趋势，数字电路涉及领域的未来发展是怎样的？
林俊雄：毫无疑问，未来芯片发展的复杂度会呈几何式上升。我们可以看到，不管是 AI、ChatGPT还是大模型等需要大量的算力，也就需要大量高端的芯片作为支撑。本土市场又具有需求多元化、接近应用端的特点，所以对芯片产品的迭代速度也提出了更高要求。芯片产业链的整体能力决定了国内的半导体产业发展速度。在与国际市场的竞争中，我们如何才能达到这样的水平呢？除了EDA+IP之外，还有很多关键技术，比如刚刚提到的Chiplet，需要大家齐心协力，加强合作去创建一个共赢的生态，我相信硅谷之所以成功，也是因为当初他们建立了很好的生态链。
我觉得现在其实是国内产业发展的好机会，虽然我们也遭遇了一些阻碍，但是我相信在像思尔芯合芯动这样优秀的国产公司的共同努力下，一步一个脚印，一定能够取得新的进展和成果。同时也希望可以有更多的产业链伙伴加入我们，不仅是企业，也包括高校、政府等，我们早日走出有中国特色的半导体产业道路。
敖海：关于数字电路的发展趋势，我认为有几点：
一是芯片在突破先进工艺的极限之后会转向Chiplet组合的趋势。当前，国际工艺已经发展到3nm，但国内先进工艺受限，我们更多地需要在成熟工艺上进行组合。想要做大规模芯片，就要考虑新的架构、新的组合，包括I/O die、存储die、逻辑die，还有相关的高速互联、高速大带宽的设计组合，这其中就会用到更多的IP和更多的芯片进行复杂的软硬件组合，也必然会要求有更加强大的EDA工具和强大的IP兜底能力作为基础。
二是市场会越来越卷。我们都知道近几年成立了上万家集成电路公司，但是从需求的角度来说市场在下行，同时又出现了像ChatGPT这样的智能化爆发，在这样的环境下，只有那些跑得快，更贴近市场的企业才能获得成功。这就是为什么我们强调国产生态要有好的服务能力、支持体系和兜底能力，要能支持客户把做芯片做的又快又好，同时还要减少开支，才能提高在市场上的生命力。
三是对国产化的支持。传统印象里，大家可能都认为国外的IP或EDA更好，但从发展的角度来看，国内也有很多耕耘了十几年的企业，他们服务了大量国内外客户，足以证明其能力是具有竞争力的。而且我们也在脚踏实地为国产市场服务、为国产生态赋能，并在过程中不断成长，不断优化产品和服务。所以我希望大家相信国产，相信国产生态一定会发展的枝繁叶茂。
所以结合这三个趋势，我认为未来两年也是属于大模型，从端到云到车遍地开花的时代。对此，我们期待能够和更多的同行一起建设国产生态，合作共赢。
结语
大规模数字电路设计是一个集高精尖于一体的复杂系统工程，需要的是一个能够提供全面解决方案的生态系统，以支持更复杂的设计和更快的开发周期。国内EDA和IP供应商能聚焦在各自专长领域结合自身优势，提供更加全面和协同的解决方案，才能更好地满足芯片设计企业面对新应用、新市场和新技术时的复杂需求，持续为本土芯片产业升级提供强大动力。国产生态体系的建设，对于行业进步具有重大意义，也离不开产业各界的大力支持。
版权所有，未经许可不得转载
加入收藏
